方案亮點 ★主控器選用Intel至強8核處理器，內存≥16GB，使用固態硬盤≥1TB； ★導引頭全數字仿； ★導引頭半實物仿真； ★過程可視化仿真，實驗數據存儲； ★支持用戶進行二次自定義開發，用戶界面可靈活配置。 |  |
| 應用背景 針對某應用系統相關設計需求，開展抗干擾仿真評估系統相關硬件系統集成及配套軟件研制。在本輪任務完成后，要求抗干擾仿真評估系統具備主動雷達導引頭（單脈沖體制）、SAR成像導引頭中除射頻部分的全流程仿真、半實物仿真。仿真在信號中頻和基帶進行，能高逼真度完成各類干擾存在時的導引頭干擾對抗仿真，并能完成干擾對抗效能評估。仿真系統能完成導引頭分系統的功能，性能測試。 |
| 系統描述 根據抗干擾仿真評估系統功能要求，包括有三個功能模塊：SAR成像模式信號收/發模塊；主動導引頭模式信號收/發模塊；回波信號存儲模塊。采用8槽便攜式機箱，既滿足室內使用，也方便外場攜帶。本仿真平臺可以實現復雜電磁干擾環境的干擾對抗演示，根據截獲的敵方雷達信息，對敵方雷達進行干擾；針對敵方干擾，根據干擾環境作出系統的、有效的彈載雷達抗干擾技術和方案，并對干擾與抗干擾效果進行評估，模擬彈載雷達在復雜電磁環境下的生存狀況。 |
| 系統框架 |
|---|
| 雷達工作模式主要分為兩種：主動導引頭模式和SAR成像模式。
|
1.40MHz帶寬內模擬信號直接采集和存儲； 2.40MHz帶寬模擬內信號直接回放； 3.板載高必能Virtex-7系列FPGA，可在需要 實時信號處理場景下使用； 4.采集時ADC采樣位寬為16位，最高采樣速率 高達100MS/s； 5.回放時DAC更新位寬為16位，最高更新速率 高達400MS/s； | 1.300MHz帶寬內模擬信號直接采集和存儲； 2.300MHz帶寬模擬內信號直接回放； 3.板載高性能Virtex-7系列FPGA，可在需要 實時信號處理場景下使用； 4.采集時ADC采樣位寬為16位，最高采樣速 率高達1GS/s； 5.回放時DAC更新位寬為14位，最高更新速 率高達2GS/s； |
| 軟件架構 |
 |
總體設計方案分為信號環境仿真和信號處理仿真兩個部分。在信號環境仿真中，首先在Labview界面中輸入彈道參數、SAR系統參數以及干擾參數，Labview將參數輸出到Matlab平臺，仿真產生回波信號?；夭ㄐ盘柾ㄟ^PCIE高速傳輸至中頻信號產生板卡，最后得到模擬信號的仿真結果。在信號處理仿真中，中頻信號采集板卡采集模擬信號并通過PCIE傳輸至Matlab平臺，接下來在Matlab中進行信號處理得到導引頭跟蹤、成像及評估結果，最后將結果送至Labview界面顯示。
本仿真平臺可以實現復雜電磁干擾環境的干擾演示，根據截獲的敵方雷達信息，對敵方雷達進行干擾，并對干擾效果進行評估，模擬彈載雷達在復雜電磁環境下的生存狀況。
| 涉及產品 |
|---|
|
| 應用領域 ◆雷達全系統測試驗證 ◆雷達半實物仿真試驗 ◆雷達外場檢修測試 ◆雷達分機測試 ◆新體制雷達研究 ★無線通信 ★雷達 ★通用軟件無線電 ★射頻識別 ★醫學成像 ★核物理 |
