方案亮點 ★實現16路接收通道和16路發送通道； ★中心頻率為1.7GHz，最大帶寬1GHz； ★波束指向靈活，能實現無慣性快速掃描，數據率高； ★系統工作模式分為電子戰、寬帶數據鏈、窄帶工作模式，通過加載不同的FPGA程序來實現3種工作模式的切換 |  |
| 應用背景 相控陣雷達從根本上解決了傳統機械掃描雷達的種種先天問題，在相同的孔徑與操作波長下，相控陣的反應速度、目標更新速率、多目標追蹤能力、分辨率、多功能性、電子反對抗能力等都遠優于傳統雷達 ，相對而言則付出了更加昂貴、技術要求更高、功率消耗與冷卻需求更大等代價。中電某研究所相控陣雷達原型機這個項目，用戶最初的初衷是希望可以在一臺原型樣機上去不斷驗證相應參數指標，最終量化投產。世行的半實物虛擬協同仿真平臺，即可以幫助用戶驗證相關算法，又可以去驗證相關硬件指標，在降低用戶項目研究經費的同時縮短了研發時間，整個項目分為了三個階段。 |
| 項目研制過程背景 |
算法原型核心系統參數： ?雷達體制：有源相控陣 ?系統功能：雷達、電子對抗、通信 ?陣列天線：4*4 陣元 ?工作波段：65MHz—6GHz連續可調 ?工作帶寬：1GHz ?相位噪聲：-95dBc/Hz @ 1kHz | 樣機試制核心系統參數： ?雷達體制：有源相控陣 ?系統功能：雷達、電子對抗、通信 ?陣列天線：8*8陣元 ?工作波段：中頻1.8GHz 射頻x波段 ?工作帶寬：1GHz ?相位噪聲：-90dBc/Hz @ 1kHz | 生產總裝核心系統參數： ?雷達體制：有源相控陣 ?系統功能：雷達、電子對抗、通信 ?陣列天線：16*16陣元 ?工作波段：中頻1.8GHz 射頻x波段 ?工作帶寬：1GHz ?相位噪聲：-90dBc/Hz @ 1kHz |
| 系統描述 隨著信息技術的發展，數字設備之間交換數據量越來越大，日益增長的數據量對高速數據接口的需求變得更加迫切。為了滿足這個需求，各種高速串行總線技術應運而生，其中PCIe總線就是其中的佼佼者。PCIe采用end-to-end的連接方式，即一條鏈路只能提供一對設備的連接，每一條物理鏈路可由若干條lane組成。目前PCIe3.0一條PCIe鏈路可支持1、2、4、8、16、32個lane（即x1、x2、x4、x8、x16、x32寬度的PCIe鏈路），單lane的峰值帶寬為8GT/s，鏈路編碼為128/130b，PCIe3.0 x32鏈路可提供高達256GT/s的峰值帶寬，盡管它的鏈路帶寬并不能100%的轉化為有效帶寬，但其有效帶寬在目前看來還是非常高的。因此，本方案基于PCIe協議的互聯架構，既符合技術發展方向而又能夠向前兼容。 |
| 系統組成 相控陣雷達原型機系統包含接收與發送兩部分，接收部分和發射部分分離，下面對這兩部分的組成作簡要說明： |
圖:接收裝置圖 |
相控陣雷達原型機系統接收裝置如圖1所示，主要包含背板和4塊板卡。背板的設計如圖1陰影部分所示，主要包含時鐘信號產生模塊、高精度公共信號模塊、觸發信號產生模塊、FPGA模塊、電源模塊、I/O接口模塊以及光纖接口模塊。板卡的設計如圖1非陰影部分所示，主要由ADC和FPGA模塊組成。
圖:發射裝置圖 |
相控陣雷達原型機系統接收裝置如圖1所示，主要包含背板和4塊板卡。背板的設計如圖1陰影部分所示，主要包含時鐘信號產生模塊、高精度公共信號模塊、觸發信號產生模塊、FPGA模塊、電源模塊、I/O接口模塊以及光纖接口模塊。板卡的設計如圖1非陰影部分所示，主要由ADC和FPGA模塊組成。
涉及產品 |
| 應用領域 ◆電子戰 ◆無人機載、星載監視 ◆雷達抗干擾性能檢測 ◆噪聲以及雷達信號模擬 |
